Der Top-Halbleiterwissenschaftler von Huawei hat eine ungewöhnlich offene Warnung an die westliche Chip-Industrie gerichtet. In einem seltenen, vierstündigen Interview, über das Bloomberg am 4. August berichtete, argumentierte Liao Heng, Chefwissenschaftler von Huaweis Halbleitersparte, dass Nvidia, TSMC und Intel vor einem „Lawinenabgang“ stünden, sobald die Transistor-Schrumpfung ins Stocken gerät.
Seine Diagnose: Die Branche hat sich so sehr auf kleinere Transistoren verlassen, dass sie keine Strategie für das Ende dieses Pfades hat. Huaweis Antwort ist eine Abkehr vom Verkleinern: das von ihm propagierte Tau-Skalierungsgesetz und die LogicFolding-3D-Architektur, die Transistordichte durch vertikales Stapeln statt durch immer feinere Fertigung erreicht. Liao Heng nennt als Ziel eine Transistordichte, die bis 2031 dem 14-Ångström-Äquivalent entspricht — und ein erstes kommerzielles Testprodukt in einem kommenden Smartphone-Chip.
Die Botschaft kommt in einem politisch aufgeladenen Moment. Huawei bleibt durch US-Sanktionen von modernen Lithographie-Werkzeugen abgeschnitten, und ein chinesisches Unternehmen, das den Westen vor physikalischen Grenzen warnt, könnte als reine Propaganda abgetan werden. Doch Branchenkenner weisen darauf hin, dass die von Liao Heng beschriebenen Grenzen real sind: Die Fertigungsvorteile schrumpfen bei jeder neuen Node-Generation, während die Kosten explodieren.
Ob Huaweis 3D-Ansatz die Lücke wirklich schließen kann, wird sich erst in der Praxis zeigen. Analysten sind gespalten, ob die Architektur eine echte Alternative ist oder ein cleverer Weg, Sanktionen zu umgehen. Sicher ist nur: Die Debatte über das Ende des Mooreschen Gesetzes ist nicht mehr akademisch — sie wird gerade auf dem Schlachtfeld der globalen Chip-Politik ausgetragen.
